Подробнее о работе в команде верификации: Ищем начинающих специалистов, желающих развиваться в области верификации RTL. Для старта будет достаточно, если Вы имеете опыт разработки FPGA, осваивали SystemVerilog на работе, или в учебных проектах. Вы будете работать под руководством опытных наставников, осваивать все тонкости, и через несколько месяцев сможете самостоятельно проводить верификацию модулей. Основное направление работы: функциональная верификация отдельных блоков (IP) и всего СнК в сборе на SystemVerilog по методологии UVM; подключение VIP к тестовому окружению. Все VIP построены по UVM, поэтому подключение и их настройка – полностью задача модульных верификаторов. Чем предстоит заниматься: Подключение и настройка VIP для различных устройств и интерфейсов; Настройка VIP для задач тестирования СнК (настройка типа и плотности трафика, поведения устройства и т.д.); Разработка UVM-окружения для блоков собственной разработки и тестов для них; Составление верификационного плана; Написание SVA и точек функционального покрытия (functional coverage), сведение их с планом верификации, анализ результатов; Интеграция модульной среды на уровень системы; Разработка системных стимулов и точек покрытия для soft-base тестов СнК; Постановка на регрессионное тестирование; Отладка ошибок. Мы ожидаем от будущего члена команды: Опыт разработки RTL (отдельные IP) или FPGA от 1 года лет; Базовое знакомство с архитектурой хотя бы одного современного процессора; Хорошее знание Verilog/SystemVerilog; Владение скриптовыми языками (perl/python/tcl/shell scripting); Уверенный пользователь Linux; Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы. Дополнительно приветствуем: Опыт программирования на ASM, С; Опыт с системами Continuous Integration; Знакомство с UVM (или желание осваивать); Знакомство с современными SoC интерфейсами (AXI, AHB, OCP). Будем рады Вам предложить: Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту; Гибридный формат работы: рабочее место в комфортном лофт-офисе на территории БЦ «Трёхгорная мануфактура» в 10-15 минутах от ст. метро Краснопресненская/Баррикадная/Улица 1905 года + удалённая работа из дома на корпоративном ноутбуке; Возможность выбрать удобные начало и окончание рабочего дня; Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы; Обучение/сертификация за счет компании (в соответствии с согласованным планом); Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами; Оформление по ТК РФ с первого дня работы; ДМС с первого дня. О направлении YADRO Microprocessors YADRO Microprocessors — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Мы одни из немногих в мире, и первые в России интегрируем процессорные ядра RISC-V в системах-на-кристалле (SoC) для серверов, систем хранения данных, планшетов. Планируемые продукты будут массово доступными, с поддержкой разработчиков вычислительной техники и программного обеспечения, всем необходимым набором программных и аппаратных средств разработки и отладки. Технологический процесс 12нм и 7 нм. Направление создано в рамках группы компаний YADRO на базе технологического партнерства лидера отечественного рынка вычислительной техники компании YADRO и одного из лидеров мирового рынка полупроводникового IP и соучредителя консорциума RISC-V — компании Syntacore. В нашем дизайн-центре работает несколько десятков специалистов по направлениям RTL, верификация, физический дизайн, DFT, HW QA/post-silicon, разработка низкоуровневого ПО.
Адрес
Москва