Ведущий инженер разработчик цифровых систем (RTL)

Senior ASIC engineer Ведущий инженер разработчик интегральных схем Основные обязанности: Участие в разработке SoC/ASIC/СБИС Участие в формировании архитектуры ASIC Разработка RTL подсистемы ЦОС Макетирование IP блоков и систем с использованием ПЛИС Поддержка разработчиков программного обеспечения Специализация (направления): Разработка подсистемы ЦОС Профессиональный опыт: 6 и более лет опыта работы в областях: Цифровые и mixed-signal SoC ASIC проекты, FPGA проекты, RTL разработка и верификация (Verilog/System Verilog/VHDL) Работа со встроенными в SoC DSP/CPU ядрами Работа с шинами и коммутаторами архитектуры AMBA (AXI, AHB, APB) Обязательные требования: Знания и опыт в цифровой обработке сигналов применительно к связи или навигации Опыт RTL разработки (Verilog/SystemVerilog/VHDL) Опыт верификации IP блоков и SoC на уровнях RTL и нетлистов Опыт работы с инструментами формальной верификации приветствуется Опыт разработки и верификации FPGA приветствуется Опыт работы с САПР Cadence, Synopsys приветствуется Опыт работы с FPGA Xilinx и Altera приветствуется Опыт работы с шинами и коммутационной средой AMBA AXI3/4, AHB, APB приветствуется Нацеленность на долгосрочное сотрудничество Знание английского языка Образование: Высшее образование Условия: Официальное оформление в московском офисе компании Заработная плата по результатам собеседования в зависимости от квалификации Работа в русскоязычной распределённой команде