Ведущий инженер-программист ПЛИС (VHDL / Verilog)

Обязанности: Разработка программно-математического обеспечения для систем реального времени цифровой обработки сигналов и технического зрения Написание кода, генерирование и использование IP ядер Создание test bench Специальные требования: Владение Verilog/System Verilog/VHDL (одним или несколькими) Знание HLS Работа с процессорными ядрами на ПЛИС Знание принципов работы и физических основ высокоскоростных интерфейсов и протоколов Умение работать с Vivado, Modelsim (или любым другим симулятором) Умение оптимизировать потребляемые ресурсы Общие требования: Умение работать в команде Желание заниматься серьёзными проектами с большим жизненным циклом Ответственность и исполнительность Будет преимуществом: Знание цифровой обработки сигналов Знание TCL Опыт работы с системами контроля версий (SVN, GIT) Условия: Работа на одном из ведущих научно-производственных предприятий России Полностью "белая" заработная плата + премии Официальное оформление Все гарантии и льготы по трудовому законодательству Возможность профессионального и карьерного роста Недалеко от ст.м. Пионерская, есть служебная развозка от станций метро: Пионерская, Проспект Просвещения, Комендантский проспект. Заработная плата устанавливается индивидуально по результатам собеседования