компания "syntacore" syntacore – лидирующий разработчик процессорных технологий и по на базе открытого стандарта risc-v с основными r&d офисами в россии. наши клиенты и партнеры - значимые компании из сша, азии, европы и россии, создающие вычислительные платформы, системы обработки и хранения данных, персональные и «умные» устройства, включая высокопроизводительные многоядерные гетерогенные системы со сложной специализацией и расширениями системы команд, произведенные по нормам до 5нм. чем предстоит заниматься: разработкой и верификацией сложных функциональных модулей для asic на verilog. рассматриваем кандидатов от middle до principal уровня. что мы ожидаем от будущего члена команды: опыт разработки и верификации rtl для asic от 3 лет; отличное знание verilog/system verilog; опыт использования rtl симулятора от 3 лет (any vendor); знакомство с архитектурой современных процессоров, знание современных soc интерфейсов (ace, axi); уверенный пользователь linux; знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы;; опыт работы с системами контроля версий. дополнительно приветствуем: знакомство с make и скриптовыми языками (perl/python/tcl/shell); опыт программирования на c/asm; опыт работы с плис от altera и/или xilinx и соответствующим программным обеспечением; знакомство с методами формальной верификации, sva. будем рады предложить вам: конкурентную заработную плату оформление по тк рф, медицинскую страховку, оплачиваемый отпуск и больничный гибкий рабочий график, возможность удаленной работы программы обучения, развития сотрудников, возможность публикаций и поездок на конференции рассмотрим перспективных кандидатов, опыт которых не полностью соответствует требованиям.
Адрес
Санкт-Петербург