Ведущий инженер-конструктор (верифицирование интегральных микросхем)

компания "нииэт" обязанности: разработка планов верификации тестируемых модулей и устройств в целом; реализация компонентов верификационного окружения по заданным требованиям; реализация компонентов для измерения функционального покрытия по заданным требованиям; реализация тестов согласно верификационного плана; документирование и сопровождение исправления ошибок в rtl-моделях сф-блоках; проведение тестирования rtl-моделей блоков, rtl-модели устройства в целом, синтезированной электрической схемы (netlist) с задержками (sdf), анализ неисправностей. требования: высшее техническое образование; опыт работы от 5 лет; знание и понимание основ цифровой схемотехники; знание языков verilog/systemverilog/vhdl, с; опыт работы с сапр моделирования; технический английский язык; знание принципов uvm, навыки разработки и сборки компонентов тестового окружения; знание системы управления версиями (svn, git). условия: официальное трудоустройство.